Тригерът SR или Set-Reset има много предимства. Но има следните проблеми с превключването:

• Когато входовете Set 'S' и Reset 'R' са зададени на 0, това условие винаги се избягва.
• Когато входът Set или Reset промени състоянието си, докато входът за разрешаване е 1, възниква неправилно блокиращо действие.

JK Flip Flop премахва тези два недостатъка на SR джапанка .

The JK джапанка е един от най-използваните джапанки в цифровите схеми. JK тригерът е универсален тригер с два входа 'J' и 'K'. В SR тригера 'S' и 'R' са съкратените съкратени букви за Set и Reset, но J и K не са. Самите J и K са автономни букви, които са избрани, за да разграничат дизайна на джапанката от другите типове.

Джапанката JK работи по същия начин като работата на джапанката SR. JK тригерът има 'J' и 'K' тригер вместо 'S' и 'R'. Единствената разлика между тригера JK и тригера SR е, че когато и двата входа на тригера SR са настроени на 1, веригата произвежда невалидните състояния като изходи, но в случай на тригер JK няма невалидни състояния, дори ако и двата Джапанките „J“ и „K“ са настроени на 1.

JK Flip Flop е затворен SR тригер с добавяне на тактова входна схема. Невалидното или незаконно изходно състояние възниква, когато и двата входа са зададени на 1 и са предотвратени чрез добавяне на тактова входна верига. И така, JK тригерът има четири възможни входни комбинации, т.е. 1, 0, „без промяна“ и „превключване“. Символът на JK flip flop е същият като SR бистабилно резе с изключение на добавянето на часовников вход.

Блокова диаграма:

Електрическа схема:

В тригера SR и двата входа „S“ и „R“ се заменят с два входа J и K. Това означава, че входът J и K се равнява съответно на S и R.

Двата AND порта с 2 входа се заменят с два NAND порта с 3 входа. Третият вход на всеки гейт е свързан към изходите при Q и Q'. Кръстосаното свързване на SR тригера позволява предишното невалидно условие на (S = '1', R = '1') да се използва за създаване на 'превключващо действие', тъй като двата входа вече са блокирани.

Ако веригата е „настроена“, J входът се прекъсва от позицията „0“ на Q през долния NAND гейт. Ако веригата е „RESET“, входът K се прекъсва от 0 позиции на Q през горния порт NAND. Тъй като Q и Q' са винаги различни, можем да ги използваме за контрол на входа. Когато и двата входа 'J' и 'K' са настроени на 1, JK превключва тригера според дадената таблица на истината.

Таблица на истината:

Когато и двата входа на JK тригера са настроени на 1 и входът на часовника също е импулсен 'висок', тогава от състояние SET в състояние RESET, веригата ще бъде превключена. JK тригерът работи като T-тип превключващ тригер, когато и двата му входа са настроени на 1.

JK тригерът е подобрен тактов SR тригер. Но все още страда от 'раса' проблем. Този проблем възниква, когато състоянието на изхода Q се промени, преди синхронизиращият импулс на входа на часовника да има време да изтече 'Изключено' . Трябва да поддържаме кратко време плюс период (T), за да избегнем този период.