В T тригер, 'T' дефинира термина 'Toggle'. в SR джапанка , предоставяме само един вход, наречен „Превключване“ или „Задействане“, за да избегнем възникване на междинно състояние. Сега този тригер работи като превключвател. Следващото изходно състояние се променя с допълнението на текущия изход. Този процес е известен като „Превключване“.

Можем да конструираме „T Flip Flop“, като направим промени в „JK Flip Flop“. „T Flip Flop“ има само един вход, който е конструиран чрез свързване на входа на JK джапанка . Този единичен вход се нарича T. С прости думи, можем да конструираме „T Flip Flop“ чрез преобразуване на „JK Flip Flop“. Понякога „T Flip Flop“ се нарича „JK Flip Flop“ с единичен вход.

Дадена е блокова диаграма на 'T-Flip Flop', където T дефинира 'Toggle input', а CLK дефинира входа на тактовия сигнал.

T тригерна верига

Има следните два метода, които се използват за формиране на „T Flip Flop“:

• Чрез свързване на изходната обратна връзка към входа в 'SR Flips Flop'.
• Предаваме изхода, който получаваме след извършване на операцията XOR на T и Q_{ПРЕДИШЕН}изход като D вход в D Flip Flop.

Строителство

„T Flip Flop“ е проектиран чрез предаване на изхода на AND gate като вход към NOR gate на „SR Flip Flop“. Входовете на портите „И“, текущото изходно състояние Q и неговото допълнение Q“ се изпращат обратно към всеки портал И. Входът за превключване се предава на портите И като вход. Тези порти са свързани към сигнала на часовника (CLK). В 'T Flip Flop' импулсна поредица от тесни тригери се предава като превключващ вход, който променя изходното състояние на тригера. Схемата на веригата на 'T Flip Flop', използвайки 'SR Flip Flop', е дадена по-долу:

„T Flip Flop“ се формира с помощта на „D Flip Flop“. В D тригер, изходът след извършване на операцията XOR на входа T с изхода 'Q_{ПРЕДИШЕН}' се предава като D вход. Логическата схема на 'T-Flip Flop' с помощта на 'D Flip Flop' е дадена по-долу:

Най-простата конструкция на D Flip Flop е с JK Flip Flop. И двата входа на 'JK Flip Flop' са свързани като един вход T. По-долу е логическата схема на T Flip Flop', която се формира от 'JK Flip Flop':

Таблица на истината на T Flip Flop

Горният NAND гейт е активиран, а долният NAND гейт е дезактивиран, когато изходът Q To е настроен на 0. направете тригера в „зададено състояние (Q=1)“, тригерът преминава S входа във тригера.

Горният NAND гейт е деактивиран, а долният NAND гейт е активиран, когато изходът Q е настроен на 1. Тригерът преминава R входа във тригера, за да направи тригера в състояние на нулиране (Q=0).

Операции на T-Flip Flop

Следващото състояние на тригера T е подобно на текущото състояние, когато входът T е настроен на false или 0.

• Ако входът за превключване е зададен на 0 и текущото състояние също е 0, следващото състояние ще бъде 0.
• Ако входът за превключване е зададен на 0 и текущото състояние е 1, следващото състояние ще бъде 1.

Следващото състояние на тригера е противоположно на текущото състояние, когато превключващият вход е настроен на 1.

• Ако входът за превключване е зададен на 1 и текущото състояние е 0, следващото състояние ще бъде 1.
• Ако входът за превключване е зададен на 1 и текущото състояние е 1, следващото състояние ще бъде 0.

„T Flip Flop“ се превключва, когато входовете за настройка и нулиране се променят алтернативно от входящия тригер. „T Flip Flop“ изисква два тригера, за да завърши пълен цикъл на изходната форма на вълната. Честотата на изхода, произведен от 'T Flip Flop', е половината от входната честота. 'T Flip Flop' работи като 'Frequency Divider Circuit'.

В 'T Flip Flop' състоянието при приложен задействащ импулс се дефинира само когато е дефинирано предишното състояние. Това е основният недостатък на 'T Flip Flop'.

„T тригерът“ може да бъде проектиран от „JK тригер“, „SR тригер“ и „D тригер“, тъй като „T тригерът“ не се предлага като ИС. Блоковата диаграма на 'T Flip Flop' с помощта на 'JK Flip Flop' е дадена по-долу: